从2025-2026（2）学期的第6周开始，我院的集电专业课程在我院实验室有序安排及开展，包括：陶健老师的《模拟集成电路设计》、石跃老师的《固体物理与半导体物理》，杨燕老师的《数字集成电路综合设计项目》、李婧和邹兴平老师的《Verilog HDL数字系统设计》，张斌老师的《SOC设计》等。

以张斌老师的《SOC设计》的实验项目为例，它是复杂数字系统设计的一门课程，也是面向AI芯片设计的一门基础课程。实验内容是关于如何利用软硬件协同设计的方法，设计一个硬件加速器模块。实验采用Verilog语言和ModelSim 仿真平台。以下为几个课程实验内容的简介：

实验1：GCD硬件加速器数据路径（Datapath）的设计与仿真验证。

在实验1中，学生采用Verilog语言，利用寄存器、加法器、减法器、比较器、数据选择器等常用数据路径基本模块设计实现GCD算法硬件加速器的数据路径。该算法由C语言准确描述。

实验2：GCD硬件加速器控制器（Controller）的设计与仿真验证。

在实验2中，学生采用Verilog语言，设计带数据的有限状态机（Finite State Machine with Data, 即FSMD），驱动实验1中的数据路径运行。

实验3：GCD硬件加速器的优化设计。

在实验3中，学生在前两个实验基础上，优化数据路径设计，采用诸如：添加状态位、总线复用、减法器复用等方法，同时修改相应控制器的设计。

下图为学生在实验课上的情景：

图1 学生讨论

图2 学生演示

集电专业课程实验的正常开展，主要培养了本院学生对复杂数字系统设计的能力，也是面向AI芯片的设计能力，并且通过实验巩固和强化专业知识，提升了学生灵活运用理论知识解决实际问题的能力。实验室课程的长期稳定开展，为锻炼学生分析、探讨和总结实验结果的能力，以及培养学生在微电子技术和集成电路领域的竞争力，打下了坚实的基础。